計測増幅器

３オペアンプ形計測増幅器は左図のように構成される。

1個のオペアンプは，その差動入力端子端子を帰還に使用するので，差動入力＆高入力抵抗の回路とはならない。

2個のオペアンプを使用して，差動入力＆高入力抵抗を実現する方法は複数知られているが，抵抗比の影響を受けやすいため一般には利用されない。

3オペアンプ形計測増幅器は，初段A1，A2周辺の素子感度が低く，精度がでやすい。

注意深く設計されたこの回路は，（V1-V2)/2すなわち同相電圧を120ｄB程度まで抑制できる。2段目の加減算器部分は，抵抗比精度を要するが，さほど厳しいものではない。

この回路は，数Vの同相電圧に埋もれた数ｍV－数10ｍV[のDC電圧を増幅するときに威力を発揮する。

初段A1，A2周辺は基本的に対称回路なので種々の誤差要因が打ち消される可能性が高い。

この回路の差動利得AはA=（1＋（R1+R3)/R2)であり，同相利得はほぼ1である。加減算器部分は最小利得の1：全抵抗Rで製作されることが多い。この理由は，同相電圧除去比を高めるためにもっとも有利な選択であるからである。

種々の解き方が考えられるが，この回路を理想オペアンプモデルで必要な抵抗比を求めることができる方は，入門レベルを卒業された方と考える。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も元気に貴重な１票をアナログエンジニアによろしくお願いします。【押す】