積層圧電素子

圧電効果を利用して，微小な変位をリニアに制御する素子である。積層化することにより，所望の変位を0-150Ｖ程度の電圧で制御できる。

変位の大きさは素子全長の0.1％程度である。50ｍｍの素子で50μｍの最大変位が得られる計算になる。これではあまりにストロークが狭いので，多く弾性変位拡大機構が使われる。

回路側から見ると，圧電素子は容量負荷に見える。

Ｃ＝1μＦ，Ｖ＝150Ｖ，時間Ｔ＝1ｍｓとすると，回路の平均駆動能力は0.15Ａに達する。

150Ｖで0.2Aのピーク出力のリニアアンプはＩＣ回路では実現が難しい。そこで，個別部品で組むアナログ回路の出番となる。出力トランジスタの運転条件が厳しいので，電流制限回路を装備してピーク電流を見積もれるように配慮，トランジスタの安全動作領域にも留意する。

微小位置決め装置の要となるアクチュエータ-，回路系だが，大きな容量負荷を安定に駆動するにはそれなりの位相補正が必要となる。

不感帯はほとんど無いのだが，大きなヒステリシスループを描くので，変位の回路系へのフィードバックを必要とする場合も多い。

なお，圧電素子を引っ張り応力が生じる状態での使用方法は保証されていない場合が多い。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も応援の貴重な1票をアナログエンジニアによろしくお願いします。【押す】