パワーＦＥＴの高速化

←北の塀際に咲いた水仙。我家のさちはこんなところにも増えた球根を植えていた。

パワーＦＥＴは駆動回路次第でスイッチング速度が変化する。多くのＦＥＴのスイッチング速度は，駆動源が50Ωでの測定による参考値である。

高速化は駆動源を低インピーダンス化するのが効果的である。1000Ｖ／μｓ，1000Ａ／μｓ程度を2昔ほど前にアナログエンジニアは達成できた。現在は，より少ない駆動能力で実現できるであろう。

100Ｗ級のパワーＦＥＴでピーク時のゲート電流を1Ａ近くまで大きくすると，データーシートより短いスイッチング時間を得ることができる筈だ。スイッチング時間を制約するおもな１次要因は，駆動回路のピーク給電能力とゲートの寄生抵抗で決まる。

逆に，駆動源の電流供給能力が低いと時間がかかる。スイッチング時間が長いと，相対的にオン時の電力損失が増えるので，定常状態の時間とスイッチング時間の比率を一定にしないと熱的問題が生じ得る。

不必要な高速化はゲートドライブ回路の複雑化を招くので，必要十分な速度にとどめておくのがＢＥＳＴであると私は考えている。

アナログ回路はＦＥＴのスイッチングだけを見ても，たとえば「速ければ速いほど良い」との単一価値基準で定数を決めているわけではない。複雑に相反する設計要因の中でのバランス感覚がアナログ回路の一側面であろう。

『人気Ｂｌｏｇランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】　←今，何位でしょうか。