差動増幅器の利得

差動増幅器はバイアス回路の無い2つのトランジスタで構成されている。OPアンプの初段も差動増幅器形式である。

差動増幅器の解析は、トランジスタの種類（バイポーラ、J-FET、MOS-FET）に依らず、2つの入力に差信号＋ΔVと-ΔVが掛った時の差動利得と、同じ入力信号（同相信号）が掛った時の同相利得について解析・検討するのが一般的である。このように考えれば、計算結果が見通しの良い形になる。

集積回路中では、カレントミラー回路による定電流回路で差動段の和電流がほぼ一定に保つ事ができるので、アーリー効果を考えなければ同相利得はほぼ0である。

バイポーラトランジスタ入力、抵抗負荷（Rｃ）の差動増幅器では、差動利得AVは

AV=Rｃ・ｈFE/ri=Rc・IE/（2VT)　ri：トランジスタの入力抵抗、IE：エミッタ電流の和、VT：熱電圧

となる。

出力信号を差動増幅器のコレクタの一方から取り出す場合はこの1/2となる。

共通エミッタが抵抗REから供給されている場合の同相利得ACM≒Rc/（2RE）となるので、共通エミッタ抵抗を使う方法は、個別部品を用いて反転増幅器形式での利用以外には性能上の制約を生じる。

本エントリーでは省略したが、１石バイポーラトランジスタを様々な角度で解析しておくことが、より複雑なトランジスタ回路の詳細な検討能力を身につける端緒となるものとアナログエンジニアは考えている。回路解析に王道はないのではないか。少しでも丁寧で正確な記述の単行技術書の役割は大きい。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の１票をよろしくお願いします。【押す】