パルストランスの結合率

スイッチングレギュレータなどではパルストランスを用いるが、そのトランスのモデリングの一項目に「結合率」がある。

結合率はなるべく1に近づけるように製作するのがふつうであるが、0.99ではかなり低い値である。通常は0.999-0.995くらいにするものとアナログエンジニアは考えている。

1-（結合率）が漏れインダクタンスで、各コイルに直列に入る。

漏れインダクタンスは、他のコイルを短絡し、コイルのインダクタンスを測定すれば良いことはモデルから分かるが、コイルのR,C成分があるのでインピーダンスメータでの測定は結構難しい。

アナログエンジニアは電流波形観測と回路シミュレーションから結合率を推定する方法を主に使う。R分は実測、C成分は他の手段で間接的に推定しておく。

トランスの結合率はSW波形に多大な影響を及ぼす。

波形が汚くなると、回路シミュレータSPICEの計算時間が急激に増加するので、SW回路全体の特性を把握するときには結合率を1にして時間の節約を行うが、最終的には実際に近い結合率でSPICE解析を行う。

SWトランスはふつう結合率を1に近づけるように種々工夫するが、絶縁や線間容量の制約により結合率が下がることもある。

SW回路の波形に大きく影響するのがパルストランスの結合率である。この概念なしにトランスを含む良いSW回路の設計は困難である。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】