フォト
無料ブログはココログ

このブログについて

  • 著作権の扱い方
    著作権はコメントを含めて投稿者に帰属します。投稿者本人が著作権をもち、責任も持つという意味です。 リンクはご自由にして構いません。 原則公開です。 批判も含めてコメントは公開いたしますが、営利目的などの記事は、管理者権限で削除することがあります。コメントは管理者の承認後、反映されます。 ただし、TBは現在許可していません。

著作

  • 共著:「次世代センサハンドブック」培風館(2008)、「マイクロセンサ工学」技術評論社(2009.8)
  • 連絡先
    私への講演、セミナー、技術指導などのご依頼はこちらまで↓ okayamaproあっとまーくyahoo.co.jp  あっとまーくは半角の@にしてください
  • 単独著
    アナログ電子回路設計入門 (1994.12)、コロナ社: 実践アナログ回路設計・解析入門 (2005.1)、日刊工業: オペアンプ基礎回路再入門 (2005.7)、日刊工業: ダイオード・トランジスタ回路入門 (2005.12)、日刊工業: スイッチングコンバータ回路入門 (2006.9)、日刊工業: これならわかるアナログ電子回路基礎技術 (2007.6)

専門とする事項

  • 電源を含む精密アナログ電子回路の設計・開発、およびその教育、技術指導。センサ・アクチュエータシステムの構築。電子機器の不良解析指導および再発防止指導。解析主導型設計の推進と回路シミュレータの実践的活用指導。技術的側面からのプロジェクト管理指導。

Twitter

新刊

  • 岡山 努: アナログ電子回路の基礎と入門!これ1冊

« 2010年8月 | トップページ | 2010年10月 »

2010年9月

2010年9月29日 (水)

オペアンプの仮想短絡

オペアンプが増幅器として動作しているときには、+入力端子と-入力端子の電圧差がゼロになるというのが、仮想短絡の概念である。

オペアンプ本体の入出力特性をVo=Av・Viとして、電圧利得Avが極めて大きい(10万~1000万)なら、線形動作中のオペアンプの出力Voは±10V程度であるから、入力端子電位差は1mV以下になる。オペアンプは出力を入力端子間電圧が0Vとなるように、その出力電圧を制御してくれる。

仮想短絡を前提にすれば、オペアンプ回路の入出力関係を少ない計算量で簡単に求めることができる。仮想短絡(イマジナリショート)は、オペアンプが安定に負帰還動作しており、オペアンプ本体の電圧利得が十分に大きく、かつ出力が飽和していることが前提である。

しかし、位相補償されたオペアンプの電圧利得は、扱う周波数の増加に反比例して減少するので、少し高い周波数では仮想短絡が成り立たない。この場合には、オペアンプの電圧利得が有限であるとして、実利得を計算する。

オペアンプの入力電圧オフセットを考慮すれば、低い周波数ではオペアンプは入力端子電圧がオフセット電圧と等しくなるように出力電圧を調整する。

オペアンプのバイアス電流を考慮すれば、オペアンプの入力端子にバイアス電流が流入あるいは流出する。これらも、仮想短絡状態からのずれである。

オペアンプの基本動作を理解するには、「仮想短絡」の概念は有効である。しかし、オペアンプ回路を設計するには、仮想短絡が成立しない条件下での検討が必須となる。

オペアンプ=仮想短絡は、オペアンプ回路のほんの入り口である。

オペアンプの非理想的な挙動を把握することにより、技術としてのオペアンプ回路の世界が始まるのである。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月28日 (火)

電子部品の標準化

個人でも企業でも電子部品の標準化は避けて通れない。規模の差異はあるが、入手性とストックしておける電子部品の種類数には限界がある。

抵抗だけでも、0.1Ωから1GΩの範囲を1桁6~12種類の値を揃えるとなると100種類前後となる。抵抗の品種と定格電力は種々あるから、さらに規模が膨れ上がる。

アナログエンジニアは、低抵抗では主に巻き線抵抗を、もう少し高い値の抵抗では酸化金属皮膜抵抗の1~3W品、100Ωから300kΩまでは金属皮膜抵抗の1/4W1%精度品を良く使う。1~100kΩではE12系列で保有している。高抵抗は1品種でまばらに抵抗値を用意している。

その他、区切りの良い数値は、金属箔抵抗も準備している。

コンデンサは容量に応じて、10pFから10000μFまでを種々の品種のコンデンサでE3系列で用意している。もちろん、電圧定格、精度は良く使う仕様のもののみに限定している。

半導体になるともっと事情は複雑だが、小信号用、パワトラ、パワーFETなど数種類が常備。

OPアンプは汎用品と高精度品それにJ-FETトップのものと高速品を選んでいる。

設計の基本はあるものを使うという方針だが、どうしても性能上必要であれば秋葉原かインターネット購買となる。

常備部品の種類、定格、揃える系列はその個人、企業の得意分野にリンクしているので、新人は、常備部品の特徴をまず把握することが先決である。設計上どうしても必要なキーとなる素子を使いたいときには、手間を厭わず最適なものを入手する。

当たり前のことだが、このことを実践するにはそれなりの知識と技術力が必要となる。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月27日 (月)

漏れインダクタンス

通常パルストランスは1次側コイルを鎖交する磁束ができるだけ2次側コイルを鎖交するように設計する。密結合のパルストランスでは鎖交する磁束の比率kは1に近く、0.995を上回ることが多い。

kが0.996、主コイルのインダクタンスL1が200μHなら、理想トランスに(1-k)L1=0.8μHのインダクタンスが直列に寄生する。2次側も同様である。

コイルの巻き方によっては、1次→2次側の結合率が1に近く、2次側→1次側の結合率が低くなるケースもある。もちろん、その逆もあるが、普通は1次側をコアのすぐ上層に巻くので1次→2次の結合率が高くなる場合が多いとアナログエンジニアは考えている。

寄生インダクタンスはパルストランスのスイッチング波形に大きく影響を及ぼす。

また、通常の回路方式では寄生インダクタンスに蓄積されたエネルギーをスイッチングのたびに消費するしかない。このエネルギー消費回路がRCやRCDで構成されるスナバと呼ばれる回路である。

パルストランスは巻き数が商用周波数に比べて少なく、寄生容量も少ないが、扱う周波数が高いので寄生インダクタンスと寄生容量との共振も生じる。

寄生インダクタンスは例えば2次側を短絡し、1次側のインダクタンスを測定すればよいが、2次側コイルにも抵抗分があるので、なかなか正確には測定できない。

確実な方法は、コイルのスイッチング波形をシミュレーションし、観測された波形とほぼ同一の波形が得られる条件から寄生インダクタンスを推定する方法である。

1次と2次間の寄生容量を少なくしようとすると、結合率が低下するので、トランスの自己共振周波数を上げることは意外に困難である。一般のパルストランスではなるべく結合率を上げるように、巻き線方式や絶縁方式に工夫が行われている。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月24日 (金)

流量センサ

アナログエンジニア流の分類だが、センサにはアクティブセンサとパッシブセンサの分類法が考えられる。

概してアクティブセンサは低流量まで計測でき、パッシブセンサは低流量の計測が難しい。

アクティブ流量センサの代表格には、交番磁場中での起電力を測る電磁流量計、超音波のドプラーシフトを利用する超音波ドプラー流量計、伝播時間測定型超音波流量計、熱線流量計、容積流量計などがある。いずれも、センシングのために、磁場や音場を形成するので0流量の計測が可能である。

パッシブ流量計は差圧計を用いた絞り流量計がある。こちらのほうは、流量の2乗にセンサ信号が比例するので、0流量は原理的に測れない。

パッシブセンサにはカルマン流量計もある。流路の一部に障害物を置き、一定流速(レイノルズ数)でストローハル数がほぼ一定であることを利用し渦の発生周波数を測定するものである。低流量では渦の発生が弱くなるので、低流量計測はできないが、得られる信号が周波数なので、微弱な信号まで検出できるので、信号処理には有利である。

容積式流量計は、枡で水を測るように流れる流体の体積を測定するタイプで、回転軸の回転数を測るものである。

熱式流量計は関数系が複雑だが、基本的に流速センサである。

今まで述べたセンサのうち、流量そのものを測っているセンサは容積式のみで、電磁流量計はほぼ流量比例の信号出す。他は総て流速センサで、パイプ内の一部の流速をはかり流量に換算しているだけである。

正逆の流量に対応できるものは、流路に対し対称構造とできる流量センサのみである。

こんな視点での流量センサの分類もよいのではないか。

『人気Blogランキング』の「自然科学」部門に参加しています。今日は累計90万アクセス、1200記事の日、貴重な応援の1票をよろしくお願いします。【押す】

2010年9月21日 (火)

トランジスタの出力抵抗

エミッタ接地バイポーラトランジスタの出力抵抗roは1/hoe=ΔVCE/ΔICである。

VCEとICの関係はアーリー効果により、IC=IC0(1+VCE/VA) VA:アーリー電圧 であるから、ΔIC=IC0・ΔVCE/VA IC0:VCE=0Vに外挿したコレクタ電流 である。

したがって、ro=VA/IC0 となる。アーリー電圧は通常、数10V~100数10VであるからIC=1mAでroは100kΩ程度、10mAで10kΩ程度の数値となる。roはコレクタ電流に反比例する。

バイポーラトランジスタでは、出力抵抗roはコレクタ抵抗の5~10%前後となる場合が多い。しかし、簡易利得計算ではトランジスタのroを無視して、普通行う。

トランジスタの初期の設計計算では数%の誤差は無視して、Ro=∞として、概略計算を行い、見通しを良くして設計を進めるのが常である。これが初期の設計段階での計算精度で有効数字1.5桁というところか。

誤差1%の精度を追い求めるなら、出力抵抗だけではなく、負荷抵抗、信号源抵抗、バイアス回路の分流効果など急激に考慮しなければならない項目が増える。

出力アドミタンスhoeに限らず、hパラメータの多くは強くコレクタ電流依存性をもつ。しかも、トランジスタのデーターシートには普通hパラメータの記載はない。

hFEは別として、アナログエンジニアはhパラメータでトランジスタ回路を設計した経験はほとんどない。多くの大学電子回路教本はhパラメータで記述してあるが、本エントリーのようにhパラメータの多くは自分で計算すべき事項であり、かつ単純計算にくらべ、hパラメータを使って本格計算しようとすると、計算量が数倍以上になる。これでは実務での見通しが付きにくい。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

 

2010年9月17日 (金)

ベース接地回路の入力抵抗

ベース接地回路の入力抵抗hibは、およそ hib=VT/IE  VT:熱電圧、≒26mV IE:エミッタ電流で与えられる。IE=1mAならhib=26Ωとかなり低い。hibも自分で計算すべきパラメータである。

高周波を扱わない限り、ベース接地回路は特定の回路形式にしか使われない。

ベース接地回路はエミッタを入力、ベースを基準電位、コレクタが出力となる。

エミッタ接地回路の高周波特性を制約するC-B容量Cobが、低インピーダンスのベース電位で無効になるので、高周波特性はエミッタ接地回路より2桁程度高速である。

エミッタが入力なので、コレクタ電流はエミッタ電流と等しく、電流増幅率はほぼ1である。

ベース接地回路はアーリー効果によるコレクタ電流の変化が少ないので、エミッタ接地回路と組み合わせウィルソン電流ミラー回路を構成すると、良好な定電流回路回路となる。

ベース接地回路の各hパラメータは

hfb=-α α:hFE/(hFE+1)

hrb≒10^-4

hob=IC/(VA・hFE) VA:アーリー電圧

と見積もることができる。

低周波回路では、耐電圧の低いトランジスタと組み合わせ、高電圧を扱えるようにすることもできる。

ベース接地回路では、Cobに比べ扱う周波数においてベース接地点が十分低インピーダンスになるようにベースの接続点をバイパスコンデンサを適当な値にして安定にする必要がある。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月16日 (木)

素子感度

電子部品の着目した特性項目がシステムとして最終出力にどの程度及ぼすかの指標が素子感度である。

部品の特性が1%変化したとき、出力が1%変化するなら素子感度は1である。おもに部品のばらつきに対する回路の頑健性の評価に使う。

この評価においては、出力特性が部品群の関数として表現されているか、または、シミュレーションにより部品のバラツキを入れて繰り返し計算する必要がある。

しかし、多くの回路では着目した特性が部品特性の積の形/(部品特性の和)の形になるので、素子感度は1以下になるケースが多い。

素子感度が高くなるケースは、回路内で実質的に引き算を行った結果を出力している場合と、オペアンプのオフセット電圧のように積の形にならない場合がほとんどである。

抵抗素子感度が高くなる例を挙げると、オペアンプを用いた加減算器で大きな入力電圧差を増幅する場合などがある。

素子感度の高い部品では、同じ性能を出すにもばらつきの少ない部品を使う必要がある。

アナログエンジニアは抵抗素子以外ではほとんど素子感度解析はやらない。

特定の部品特性を考慮して、入出力関係がどのように変化するかを1項目づつ解析することが多い。例えば、オペアンプ回路のオフセット電圧の影響やオペアンプのやや高い周波数での利得誤差などが対象となる。

素子感度解析は類似回路を一度解析したら、類似回路では基本的に再計算はやらない。少し習熟すれば、素子感度の高い場所が一目瞭然となるからだ。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。励みになります。【押す】

2010年9月15日 (水)

ハイサイドスイッチング

多くのスイッチング回路では、制御回路のGNDと共通の電位を基準にして主スイッチング素子を駆動するが、複数の主スイッチング素子を使う場合、主電源を基準として駆動するハイサイドスイッチングを行う場合が生じる。

この際には、ハイサイドスイッチング素子の駆動は、GND基準の制御信号を主電源、多くは+極性の電圧基準の信号に変換して行う必要がある。

ハイサイドスイッチにp形の電力素子を使う場合には、主電源を基準とする逆極性の補助電源が多く必要になる。n形電力素子だけで、構成する際にはフローティング電源が必要になる。

もっとも難しいのはn型電力素子だけで、ブリッジ形の高速スイッチングを行う場合であると、アナログエンジニアは感じている。多くのパワーエレクトロニクスの教本には駆動回路例は記載されていない。

では、どうするか。

まず、ハイサイドスイッチ用駆動回路の補助電源を用意する。補助電源はフローティング電源となるから、寄生容量のすくない絶縁型の小型コンバータで作る。

次に、制御信号のレベル変換である。私は、制御信号をエミッタフォロワで受け、そのコレクタ側に抵抗を介しハイサイドスイッチの基準電位にレベルシフトさせる。その後補助電源を使って低インピーダンスの駆動信号に変換する。

ハイサイドスイッチはブリッジ回路の1辺を構成することが多いので、上下の主スイッチの同時導通(クロスカレントコンダクション)を確実に回避する必要もある。この命題が案外厳しいのだ。同時導通の回避は複数の主スイッチが同時OFFの期間の存在を意味する。負荷は大抵インダクタンス性なので、同時OFF時の電流の通路、挙動をよく理解しておく必要がある。

ハイサイドスイッチングは意外に難しい。そして信頼性の要となる場所である。アナログ電子回路としては、数kW出力までしか経験していないが工夫と慎重さを要する回路技術であることは確かだ。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月14日 (火)

FETの駆動

パワーFETの入力容量は1000pF前後ある。確かに静的にはC負荷なので電力は取らないが、高速スイッチングさせるとなると瞬間的にはかなり駆動回路側から見れば重い負荷になる。

1000pF、10Vスイッチングで10nsならスイッチング時の平均駆動電流は1Aにもなる。駆動回路の電流容量もそろそろ気になるレベルである。

FETの駆動では、基本的に、いかに速くゲート電荷の出し入れを行えるかでスイッチング速度が決まる。FETのスイッチング時間は低インピーダンスで駆動すればするほど、高速化できる。しかし、ゲートに直列に寄生抵抗があるので、0インピーダンスで駆動しても限界がある。

スイッチング時には、ドレイン電圧の急激な変化も生じる。この変化は、D-G間容量を介しミラー効果により結構大きな入力容量に見える。

ゲートを一定電流で充電していくと、ドレイン電流が流れ始める辺り、ドレイン電圧の急変が生じる付近で、ゲート電圧の上昇率が低くなる時間帯が生じる。この時間が実質的なスイッチング時間である。

FETはオン抵抗を下げるため、ピンチオフ電圧よりかなり高い電圧まで駆動する。したがって、ターンオフ時には、より大きな電荷移動させた時点で実質的なスイッチングが生じる。

このため、ターンオフの時間遅れは一般的にターンオンより長くなる。

複数のFETスイッチを同期させてスイッチングさせる場合には、この遅延時間差を考慮に入れて、同時オンを回避させる必要がある。

容量負荷の駆動回路は、駆動側の電流定格もあるので、駆動回路のピーク電流を制御する回路技術も必要となる。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月13日 (月)

電流増幅率hFE

バイポーラトランジスタの電流増幅率hFEは、トランジスタ回路を設計する上で重要なパラメータのひとつである。

特殊なものでなければ、hFEは100前後、最近では200程度のものが広く出まわっている。トランジスタの構造上、一般に高耐電圧の品種のほうがhFEを高く設計できない。

hFEが通常100程度あることは、主電流(コレクタ電流)に対し十分小さな(10倍程度)のバイアス回路を構成し、ベース電流がバイアス回路電流に対し無視できる(10倍程度)設計が可能であることを意味する。10倍違いでラフに省略設計してもそこそこの設計精度が得られるのが100という数字である。

hFEはトランジスタの品種、ロット間ばらつき、ロット内ばらつき、温度、電圧、コレクタ電流の関数である。種々の要因を考えれば、上限/下限で10倍変動することも珍しくない。

実装された1個のトランジスタでは、温度(周囲温度、自己加熱)とアーリー効果に伴うコレクタ電圧、動作時の電流値に依存する。

多くのトランジスタ回路はベース電流を制御し、その結果としてベース電圧が決まる。

hFEは通常2倍/100℃程度変化する。温度に敏感である。したがって、複数のVCE-IC曲線を使うアーリー電圧を求める実験では、なるべく自己加熱の少ない条件を選び、かつパルス的に手早く測定することが大切である。うまく測定すると3本以上のVCE-IC曲線の左側の外挿線がVCE軸のほぼ1点で交わる。これがアーリー電圧である。

アナログエンジニアの保有機材では有効数字1.5桁程度でアーリー電圧が求まる。

アーリー電圧は数10V~100数10V程度の値であることが多いが、電圧影響などを詳しく解析するには必要なデーターである。しかし、アーリー効果を考慮したVCE-IC曲線が描かれていない模式図がなんと多いことか。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月10日 (金)

メインPCが壊れた

昨日メインPC(ミドルタワーPC)が不調で修理に出した。8月半ばからメモリエラー?が頻発したり、キー入力、マウスが動かなくなったりしていたが、とうとう、電源リセットも必ずしも利かなくなってあきらめた。

海外メーカー製なので修理には1ヶ月くらい掛かるらしい。不幸中の幸いだったのは、購入した家電量販店の長期保証を掛けていたことだ。

この家電量販店は、会員カードを提示して購入すると、購入履歴が管理されており保証書を紛失しても対応してくれるサービスをやっている。

電源リセットのとき、コンセントの挿入するわけだが、そのとき、結構なスパークが生じる。SW電源の手抜き設計が疑われる。しかも、PCのSWでPCをOFFしても電源は生きているみたいだ。

パソコンの原価低減では、電源部の部品のコストダウンが安直な手法だが、このPCではどうなっているだろうか。

非専門家には判らないエラーメッセージが種々出てくるのは、精神衛生上あまり気持ちの良いものではない。

修理に出したPCで6代目、過去累計で4回修理。パソコンの故障率は群を抜いている。

しばらく、作業性の悪いノートPCからの投稿になる。

今では当たり前になっているプログラムの自動更新などあまり気持ちの良いものではない。そんなときに限っていろいろ不具合がソフト的に出るような気がする。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月 9日 (木)

金属箔抵抗

アナログエンジニアは要所にいくつかの金属箔抵抗を用いることがある。極めて高安定・高精度・低温度係数・低ノイズであるから、精密アナログ回路では必須の部品に近い。

チップ金属箔抵抗もあるが、小ロットでは入手しにくい。

金属箔抵抗は抵抗の王様と言ってよい。それだけにそれなりのコストがかかるので、要所にしか使えない。

ppm/℃台の温度係数、確立された低い経年変化、しかも0.01%級までも手に入る。

おそらく産業用途や理化学機器以外では殆ど使われないだろう。

低温度係数の抵抗箔を基板に特殊基板に張り付けた構造である。温度ひずみに伴う抵抗変化を考慮して、抵抗材料は調製されているはずだ。

金属箔抵抗を使う場所は当然OPアンプ周辺で高精度が必要な部分である。

この抵抗の存在に幾度助けられたことか。

コストはさておいて、高精度抵抗が安心して使えることは、抵抗素子で素子感度が高くなる回路も実用になるということを意味する。

秋葉原でも限られた形状と定数の金属箔抵抗は手に入る。

抵抗といえども、貴重な存在の一つ、それが金属箔抵抗だ。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月 8日 (水)

昇圧型DC-DCコンバータ

Img 昇圧型DC-DCコンバータの原理図の一般的な図である。

SWをONにすると、インダクタンスLの電流I1はSWを経由して電流が流れ、V=LdI1/dtにしたがって電流は時間とともに増加していく。

このとき、ダイオードDは逆方向なので負荷RLには電力は供給されない。

Lに蓄積されるエネルギーは初期値が判らないので、この段階では不明である。

次にSWをオフにすると、I1の向きは急変できないので、Dを経由して負荷RLに電力が供給される。Cが十分大きく、1周期の間の電圧変動を無視し、Dの電圧降下を0と考えるとLにかかる電圧は(Vp-Vo)である。これで、SWがOFF時の電流の時間変化が判る。

定常状態では、電流の増減はないので

Vp=LΔI1/Ton と(Vp-Vo)=ΔI1/Toffが成立する。これをVoについて整理すると

Vo=Vp(Ton+Toff)/Toff が得られ、出力にVpと同一極性でVpより高い電圧が得られる。

コイルを流れる電流が断続しない場合には、(Ton+Toff)/Toff=1/1-となり、Vo=Vp/(1-)となる。 はSWのオン比率である。

実はここからが回路的には勝負である。コイルの電流が断続する場合はどうか、SWを除いて回路図を眺めてみれば、ダイオードDが入っているがLRCの共振回路である。したがって過渡応答特性(起動特性、負荷変動特性)は2次の応答特性の性質をもつだろう。

こんな疑問がわいて当然である。そして、この疑問を解決して初めて回路定数が決まってくるのだ。当然、その解析には時間がかかる。必要に応じて回路シミュレータを使って検証する。

起動時には、相対的に大きなCを充電するので、フルパワーで起動すると定常状態より大きな電流が流れる。そして、Lには過剰なエネルギーが蓄積され、出力電圧のオーバーシュートが生じるので、起動時には徐々に電圧の目標値を上げていかなければならない。(

ソフトスタート)

たったこれだけの回路でも検討事項は数多くある。アナログエンジニアはこのような検討をいくつもこなしているのだ。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も応援の貴重な1票をよろしくお願いします。【押す】

2010年9月 7日 (火)

フォワードコンバータの電圧波形

回生コイルをもつフォワードコンバータの主スイッチの電圧波形を図に示します。

Photo 回生期間中は一次電圧の約2倍の電圧が主スイッチにかかります。オフ直後の前縁にはリンギングが生じます。

この振動は主としてパルストランスの漏れインダクタンスと主スイッチの容量で決まる振動です。

図は比較的良好なパルストランスと通常のサイズのFETを用いた時のシミュレーション波形です。

波形の斜めの部分は、回生終了後はいインピーダンスとなった回路の寄生容量が放電する時間です。その後、波形は一次電源電圧と等しくなります。

もちろん、主SWがオンの時間は、図ではほぼ0Vとなっています。

振動はLCの減衰振動ですから√LCが振動周期から判ります。Cの値はFETの場合はDS間寄生容量なのでおよその見当がつきます。

アナログエンジニアは実波形と、シミュレーション波形を比較してほぼ同じ波形となるようにパラメータを調節することによって、寄生するLCの概略値を把握します。

この程度の波形が出れば、パルストランスの結合率は0.997よりも良い値と考えられます。

しかし、1次-2次間の寄生容量を減らそうとすると、パルストランスの結合率は犠牲になり波形の乱れが大きくなります。

なお、1に近いパルストランスの結合率を直接測定することはかなり難しいので、シミュレーションと既知の情報からこのような波形とシミュレーション波形を詳細に比較することで概略値の見当がつくのです。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月 6日 (月)

パルストランスのスイッチング

フォワード形でもフライバック形でもパルストランスの一次側をスイッチングすると、スイッチング素子にはオフ時に電源電圧以上の電圧がかかる。

一次主コイルと同じ回生巻き線を持つ回路であれば、電源電圧の2倍以上の電圧がかかる。

パルストランスはオン期間に蓄えられた励磁エネルギーをオフ期間に放出しなければならないので、その磁気エネルギーを放出する時間が短いほど磁束の変化速度が速いので、トランスのスイッチ側には電源電圧+トランスの電圧がかかる。

実際には、スイッチング時のスパイクが重畳されるので、その分スイッチング素子の耐電圧に余裕を見る必要がある。

過剰なスパイク電圧は、スナバ回路と呼ばれるRCを主体とするダンパ回路で吸収するが、パルストランスの出来が悪いと十分な効果が得られない。電力ロスも大きくなる。

フライバック形では、蓄積された磁気エネルギーを急速に放出させるので、コイルの巻き数比以上に稼いだ昇圧率の分だけ+αの電圧が発生する。

パルストランスのスイッチングにおいては、主スイッチのコレクタまたはドレイン電圧は必ず実装状態で確認しておく必要がある。

スナバ回路は定数は回路の寄生素子とくに寄生インダクタンスに依存するので、バラックセットときちんと基板化した場合で1桁程度は簡単に違ってくる。

パルストランスのスイッチングでは、電流波形を見ることが大切だが、スイッチング素子の耐圧を決める際には電圧波形も重要な観測ポイントである。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

2010年9月 3日 (金)

シリコン抵抗

シリコンは電気的には異方性材料である。シリコン抵抗はひずみゲージに使われる(ピエゾ抵抗効果)によって、抵抗を配置した結晶方位に依存して歪みの影響を受ける。

最近では、通常のICでは、ピエゾ抵抗効果も考慮してIC中の抵抗を配置している筈である。

プラスチックパッケージではパッケージとシリコンの線膨張がかなり異なるので、大きな歪みが生じている。ICがオペアンプで、抵抗がピエゾ抵抗効果の大きな方位に配置されていると、熱歪みに伴い内部の差動増幅器の抵抗が変化する。

アナログエンジニアは、プラスチックパッケージが産業用にも使われ始めたころに、オペアンプのオフセット電圧の「温度ヒステリシス」を経験している。30年ほど前のことである。

原因はパッケージの熱応力に伴うピエゾ抵抗効果によるオペアンプ初段の不均一熱応力に起因するオフセット電圧変化である。クリープも伴っている。

センサ屋は、種々の効果や物理法則を知っているので、我々のGrではほどなく原因を突き止めた。ピエゾ抵抗効果の大きさは結晶方位依存性が大きく、方位を選べば抵抗の熱応力に伴う変化を大きく軽減することができる。

今では、大抵の半導体メーカでは、ピエゾ抵抗効果を考慮してウェハーの結晶方位を選んでいることだろう。

センサに用いられる種々の現象・効果はその材料を用いる素子にも公平に表れる。

センサ材料の特性を知ることは、逆に、たとえば抵抗の温度変化などの要因を取り除く技術にもつながるのである。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も応援の貴重な1票をよろしくお願いします。【押す】

2010年9月 1日 (水)

接合電圧の測定

ダイオードの順電圧VJやトランジスタのVBEをを簡単な機材で測定する方法がある。

可変定電圧源と適当な既知の抵抗と供試品を直列に接続し、J-FET初段のボルテージフォロワを使い電圧を測定するのだ。

GNDと電圧源の電圧とダイオードやトランジスタにかかる電圧を測定すれば、オームの法則により電流が判る。同時に接合電圧も測定できる。

J-FET初段のオペアンプ例えばLF356で-入力端子と出力端子を直結すれば、カタログ仕様は別としてpA台のバイアス電流で電圧測定ができる。

抵抗を種々用意しておけば、10^-11A程度から0.1A程度までの接合電圧の測定できる。

この方法で、電流片対数-電圧グラフを描く。

中間電流領域の広い電流範囲で直線となるグラフを得ることができる。微小電流領域では接合電圧0.1V付近からスロープがなだらかになる。高電流領域では、電圧が急激に上昇する。高電流領域では自己加熱の影響があるので、パルス測定を行うとより定温度測定に近くなる。

これで測定できるのはIJ=Is・{exp(VJ/(mVT)-1} VT:熱電圧kT/q m:エミッション係数 の関数形と、接合に寄生するオーミック抵抗である。

この測定をおこなうと、pn接合の特性が指数特性であることが実感できる。

アナログエンジニアはLEDを含む種々pn接合の特性を測定している。これがダイオード・トランジスタを扱ううえでの原体験の一つだろう。

こんな実験、大学の回路を教えている先生方でやっている人は少ないだろうな。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】

« 2010年8月 | トップページ | 2010年10月 »

2021年11月
  1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30        

現在のランキング