FETの２乗特性

接合形FETもMOS-FETも飽和ドレイン電流は（ゲート－ソース間電圧VGS/ピンチオフ電圧Vp)の２乗にに比例する伝達特性をもっている。しかし、２乗特性なのでJ-FETのピンチオフ電圧を正確に測るのは案外難しい。

しかも、Vp付近では高温になれば、Vpの絶対値は大きくなり、大電流になるにつれ空乏層の広がりの負の温度係数と移動度の負の温度係数が相殺する電流点Iqが存在する。

したがって、実験室的にはIqの点をバイアス点とすれば温度安定性の良い回路を作ることができるが、量産ベースではやりにくい。

アナログ回路の得意でない乗算演算も入出力関係の２乗特性を利用すれば一応可能であるはずだが、温度依存性のこのような特性を考えると素姓の悪い演算である。

原点付近のVDS-IDS特性では、電圧制御可変抵抗として動作する。しかし、0温度係数となる点Iqoは先のIqとは異なるバイアス条件になる。この条件も個々のトランジスタで異なる。

飽和電流となるドレイン電圧もまたバイアス条件の約2乗に比例して変化する。

このような事情があるので、FETは強いフィードバックをかけることのできる演算増幅器ではそれなりの設計ができるが、小規模回路での温度安定性の良いDC増幅用途では性能予測は労を厭わなければ可能だが使いにくい。

このような理由で、アナログエンジニアはやむをえない限りFETを積極的に使うことは少ない。SW用途なら使いやすい素子がたくさんあるのだが・・・・。IC中のMOS-FETの特性を知る立場にないことも一因なのだが、個別素子でDCを扱うとなると、FETは考慮すべき要因が多くうまい解が少ないと感じている。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の１票をよろしくお願いします。【押す】